

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 61059911 A

(43) Date of publication of application: 27.03.86

(51) Int. CI

H03K 17/687

(21) Application number: 59182148

(22) Date of filing: 30.08.84

(71) Applicant:

NEC CORP

(72) Inventor:


HAMADA FUMIO


(54) CHANGEOVER SWITCH CIRCUIT

(57) Abstract:

PURPOSE: To prevent the operation of other changeover switch from being disabled even if one changeover switch of plural routes is faulty by constituting switch through the combination of an enhancement FET and a depletion FET.

CONSTITUTION: When a negative voltage is fed to a control terminal 5, depletion FETs 6b, 7b are turned on, an enhancement FET8b is turned off and a signal inputted to a input terminal 3 is outputted to an output terminal 4. When a positive voltage is impressed to the terminal 5 conversely, the FETs 6b, 7b are turned off, the FET8b is turned on and no input signal is outputted to the output terminal 4. Since the FETs 6b, 7b are turned off at interruption, the impedance viewed from the terminals 3, 4 is high. Thus, in using the titled circuit as a switching circuit, since the effect on the other route is negligibly small, the switch of the active route has only to be energized by the power supply of the active route and the switch of the standby route has only to be energized by the power supply of the standby route.





®日本国特許庁(JP)

①特許出願公開

四公開特許公報(A)

昭61-59911

@Int_Cl.4

識別記号

庁内整理番号

④公開 昭和61年(1986)3月27日

H 03 K 17/687

7105-5J

審査請求 未請求 発明の数 2 (全5頁)

G)発明の名称

切換スイツチ回路

②特 願 昭59-182148

發出 願 昭59(1984)8月30日

⑫発 明 者

宿田 文男

東京都港区芝5丁目33番1号 日本電気株式会社内

①出 願 人 日本

日本電気株式会社

東京都港区芝5丁目33番1号

幻代 理 人 弁理士 井出 直孝

明 相 哲

1. 発明の名称 切換スイッチ回路

2. 特許請求の範囲

(1) 人力端子と、出力端子と、制御入力端子とを 備え、

この制御入力端子の電位にしたがって上記入力 端子と上記出力端子との間が導通状態または解放 状態になる切換スイッチ回路において、

第一のエンハンスメント形電界効果トランジス タおよび第二のエンハンスメント形電界効果トラ ンジスタの各ドレイン電極およびソース電極が直 列に接続された上記入力端子と上記出力端子との 間に接続され、

第三のディブリーション形電界効果トランジス タのソース電極またはドレイン電極が上記第一および第二の電界効果トランジスタのソース電極と ドレイン電極との接続点に接続され、 上記第一、第二および第三の電界効果トランジスタの各ゲート電極が一つの接続点電位に共通に接続され、


この接続点電位に上記制御人力端子の信号にしたがって負電位または零電位を与える制御回路を 備えたことを特徴とする切換スイッチ回路。

(2) 入力端子と、出力端子と、制御入力端子とを協え、

この制御入力端子の電位にしたがって上記入力 端子と上記出力端子との間が導通状態または解放 状態になる切換スイッチ回路において、

第一のディブリーション形電界効果トランジス タおよび第二のディブリーション形電界効果トラ ンジスタの各ドレイン電極およびソース電極が直 列に接続されて上記入力端子と上記出力端子との 間に接続され、

第三のエンハンスメント形電界効果トランジス タのソース電極またはドレイン電極が上記第一お よび第二の電界効果トランジスタのソース電極と ドレイン電極との接続点に接続され、



上記第一、第二および第三の電界効果トランジスタの名ゲート電極が一つの接続点電位に共通に接続され、

この接続点電位に上記制御入力端子の信号にしたがって正電位または零電位を与える制御回路を 備えたことを特徴とする切換スイッチ回路。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、信頼性が要求される切換器、例えば 多重電話回線の切換スイッチとして利用される。

〔従来の技術〕

多重電話回線の切換に使用されるスイッチは、 現用ルートと予解ルートとの結合部に使用される ので、極めて高い信頼性が要求される。例えば、 現用ルートの一部で故障が生じた場合に、スイッチが正常であれば予解ルートが選択されて支障の ない通信が続行されるが、スイッチが故障した場合には、回線断という事態が起こり得る。

このような用途に適合する従来例切換スイッチ

ここで、復調機D』が故障し、復調機D』の電源ラインが接地され、電源PS』が働かなくなった場合を想定する。この場合に、スイッチSW」が閉路しスイッチSW」が閉路する必要がある。スイッチSW」およびSW』は電源PS」およびPS』から並列供給されているので、電源PS』からの電力供給を受けなくても電源PS」からの正常な電力供給により回線切換が実行される。

(発明が解決しようとする問題点)

ところが、スイッチSW。が故随しその電源ラインが接地された場合を想定すると、スイッチSW。に供給している電源PS。およびPS。の電圧が同時に低下し、このために受信機R。、復期機D、およびスイッチSW。は正常に作動しなり、回線断状態が出現することになる。電源の並列供給を要する従来例回路はこのような欠点がある。

本発明はこの欠点を除去するもので、電源の並 列供給を不要とする切換スイッチ回路を提供する ことを目的とする。

(問題点を解決するための手段)

本発明は、入力嫡子と、出力嫡子と、制御入力 端子とを備え、この制御入力嫡子の電位にしたが って上記入力嫡子と上記出力嫡子との間が導通状 態または解放状態になる切換スイッチ回路で、前 述の問題点を解決するための手段として、第一の エンハンスメント形電界効果トランジスク 第二のエンハンスメント形電界効果トランジスク



三のエンハンスメント形世界効果トランジスタのソース電極またはドレイン電極が上記第一および第二の電界効果トランジスタのソース電極とドレイン電極との接続点に接続され、上記第一、第二 および第三の電界効果トランジスタの各ゲート電極が一つの接続点電位に共通に接続され、この接続点電位に上記制御入力端子の信号にしたがって正電位または容単位を与える制御回路とを備えたことを特徴とする。

(作用)

上記
朝御人力端子に印加される信号により、上記第一の電界効果トランジスタおよび上記第二の電界効果トランジスタは
神政通状態になり上記第三の電界効果トランジスタは
または、上記第一の電界効果トランジスタおよび
上記第二の電界効果トランジスタは
連通状態になり上記第三の電界効果トランジスタは
になる。

(実施例)

以下、本発明実施例回路を図面に基づいて説明

に接続される。第三のFBT8bのソースは共通電位に接続され、第二のPBT7bのソースは出力端子4に接続される。

次に、この実施例回路の動作を第1図に基づいて説明する。

 する.

第1図は、第一実施例回路の構成を示す回路接続図である。第2図は、第二実施例回路の構成を示す回路接続図である。第3図は、この実施例回路が用いられた応用例装置の構成を示すプロック接成図である。

まず、第一英雄例回路の構成を第1図に基づいて説明する。この実施例回路は、第一の世界別果トランジスタ(以下、FETという。)6bと、第二のFET8bと、制御婦子3と、第二のFET6bおよび第二のFET8bはディブリーンをかりである。人力協子3は第一のFET8bのドーとは第二のFET7bのFET6bのドーとは統一のFET6bのドーとは統一のFET6bのドーとは統一のFET7bのFET6bのFET8bのドートおよび第三のFET8bのFET8bのゲートおよび第三のFET8bのゲートおよび第三のFET8bのゲートおよび第三のFET8bのゲート

置のスイッチSW. およびSW. にこの実施例回路を用いた場合に、他ルートに与える影響は無視できる程度に小さい。したがって、電源オフ時でも他ルートに影響を与えないので、この実施例回路は片電源で使用できる。すなわち、電源の供給関係は、第2図に示すように、現用ルートのスイッチは現用ルートの電源で電力供給されればよいことになる。

次に、第二実施例回路を第2図に基づいて説明する。この実施例回路は第一実施例回路のエンハンスメント形FET6bおよび7bをディブリーション形FET6cおよび7cとし、ディブリーション形FET8bをエンハンスメント形FET8cとしたものであり、また、第一実施例回路では、制御端子5の信号にしたがって、それぞれのFET6b、7bおよび8bのゲートに負電位または零電位が与えられて第一実施例回路と同様の動作が行われる。

(発明の効果)

本発明は、以上説明したように、エンハンスメント形FETとディブリーション形FETとを組合せたスイッチを構成することにより、一方の切換スイッチの故障により、他方の切換スイッチの作動が不能にならない高信観性を有する切換スイッチ回路を実現する効果がある。

4. 図回の簡単な説明

第1図は第一実施例回路の構成を示す回路接続 図。

第2図は第二実施例回路の構成を示す回路接続 図。

第3図は実施例回路が用いられた応用例装置の 構成を示すプロック構成図。


第4図は従来例回路の構成を示す回路接続図。

第5図は従来例回路が用いられた応用例装置の 構成を示すプロック構成図。


1 …アンテナ、2 …装置出力端子、3 …入力端子、4 …出力端子、5 … 関御端子、6a、7a、8a、

特開昭61-59911 (4)


特許出願人 日本電気保式会社 代理人 弁理士 井 出 直 孝




第 1 図



第 2 図





第 5 図